LEDI1) 6 - Flip Flop

Nome:
_____________________________________________ 

Eletrônica
Geral – MECATRÔNICA – Professor Benini

LISTA DE EXERCÍCIOS

1. 
   Para os Flip Flops
   apresentados nas figuras seguintes, preencher no espaço
   pertinente à saída Q do gráfico segundo os
   sinais de entrada do componente.
   
   

Observação:
CLK é o clock; PRT é a entrada assíncrona
(independe do clock) PRESET; e CLR é o RESET ou também
conhecido como CLEAR, também é uma entrada assíncrona
(independe do clock). Quando houver uma entrada barrada, equivale ao
símbolo de nível lógico de ativação
com zero, ou seja, à bolinha.

Figura 1 – Lembrar que a saída independe do clock
(IGNORAR CLK, PRT e CLR NO GRÁFICO ABAIXO)

Preencher
resposta da Figura 1 no gráfico acima

Figura
2 – Flip Flop sensível a nível (NÃO É
BORDA).

Preencher resposta da Figura 2 no gráfico acima,
comparar com o resultado da Figura 1

Figura
3 – Flip Flop sensível a borda de descida com CLEAR e
PRESET

Preencher
resposta da Figura 3 no gráfico acima

Figura
4 – Flip Flop sensível a borda de subida com CLEAR e
PRESET

Preencher
resposta da Figura 4 no gráfico acima, comparar com o
resultado da Figura 3

Figura 5 – Transmissão serial para paralelo (ignorar PRE
e CLR)

Preencher
resposta da Figura 5 no gráfico acima, considerar saídas
inicialmente zero

Figura 6 – contador de pulso

Preencher
resposta da Figura 6 no gráfico acima, considerar saídas
inicialmente zero

LEDI1) 5 – Mapas de Karnaugh, codificadores, decodificadores e multiplexadores

Nome: _____________________________________________________

Eletrônica Digital – MECATRÔNICA – Professor Benini

LISTA DE EXERCÍCIOS

1) Em relação à tabela verdade de um decodificador BCD para sete segmentos (a, b, c, d, e, f, g), onde a entrada é de 4 bits, montar a expressão lógica de cada segmento em função das entradas usando Mapas de Karnaugh:

Observação1: A tabela pode ser encontrada na última tabela da página 86 da apostila, para as entradas com valores maior do que 9 (1001₂) a tabela deve ser zero.

Observação2: Será convencionado aqui que o símbolo @ representa a expressão XOR

Observação3: Aqui a porta inversora será representada com sublinhado

Resposta:

a=B.C.D + D.(B+A@C)

b=D.(C+A@B)+B+C

c=D.(A+B+C)+B+C

d=D.[B.(A.C)+A.B.C]+(B+C).(A+D)

e=A.[B.D+(B+C)]

f=(B+C).(A+D)+D.C.A.B

g=A.B.D.C+C.(B@D)



2) Usando Mapas de Karnaugh dê a expressão de um codificador lógico de 4 entradas e 3 saídas. Considerar as entradas S1, S2, S3 e S4 e a saída codificada como A, B e C, sendo A o bit menos significativo. Quando não houver nenhum sinal nas entradas o sinal codificado deve ser 0.

Resposta:

A=(S4+S2).(S3@S1)

B=(S4+S1).(S3@S2)

C=S4.(S3+S2+S1)

3) Monte o circuito lógico de um multiplexador elementar de 2 entradas e endereçamento de 1 bit.



4) Usando o multiplexador da questão anterior como um bloco, monte outro multiplexador, usando quantos blocos for necessários, para criar outro multiplexador de quatro entradas e endereçamento de 2 bits.



5) Usando um multiplexador de 9 entradas e endereçamento de 4 bits, desenhe o esquemático que funcione conforme a tabela verdade do segmento c do decodificador BCD para sete segmentos.



Observação para as questões 3, 4 e 5: não é possível colocar as respostas para essas questões.

LEDI1) 4 - Termos Canônicos

Nome: _________________________________________

Eletrônica Digital – MECATRÔNICA – Professor Benini

LISTA DE EXERCÍCIOS

1) Dê os termos canônicos  ao lado de cada linha em que se aplica seu uso para as seguintes tabelas verdade:

Observação: não é possível colocar aqui as respostas, pois elas são o que deve ser colocado na coluna dos Termos canônicos.

A B Y Termo canônico 0 0 0 0 1 1 1 0 1 1 1 0	SP SI AL Termo canônico 0 0 1 0 1 0 1 0 0 1 1 1	E1 E2 ST Termo canônico 0 0 1 0 1 1 1 0 1 1 1 0
S D H Y Termo canônico 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0	IN1 IN2 IN3 OUT Termo canônico 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0
g gg ggg K9 Termo canônico 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0	A B C Y Termo canônico 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1
A B C Y Termo canônico 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0	V L Q N Termo canônico 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1
Q H2 K9 M Termo canônico 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1	T2 T7 T9 T0 Termo canônico 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1

SP	T2	T7	T9	T0	Termo canônico
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

2) Em relação à questão anterior, de a expressão lógica inicial (sem simplificar) com a soma dos termos canônicos.

Observação 1: a ordenação de cada tabela verdade da questão anterior deve ser numérica obedecendo a seguinte ordem: a tabela superior à esquerda inicia com o número 1, a tabela número 2 deverá ser o próximo à direita e assim sucessivamente.

Observação 2: assim como na questão anterior, a resposta não será colocada pois ela é o próprio resultado sem haver intermediários.

3) Faça a simplificação das tabelas verdades da questão número 1, quando for o caso, seguindo a ordem de numeração indicada na observação 1 da questão anterior.

Respostas:

1)      Y = A@B  (será convencionado aqui que o símbolo @ representa a expressão XOR)

2)      AL=SP@SI (aqui a porta inversora será representada com sublinhado)

3)      ST=E1.E2

4)      Y=S@D+S@H+D@H

5)      OUT=IN3

6)      k9=g.gg.ggg+g.gg.ggg

7)      Y=B

8)      Y=B+C

9)      N=V.(L+Q)

10)   M=Q.K9+Q.H2

11)   T0=T2+T9

12)   T0=T2@T9

4) Escreva para cada simplificação quais as propriedades, identidades, teorema de absorção e Teorema de Morgan empregado para simplificar as expressões da questão anterior.

Observação: não é possível colocar as respostas aqui, pois depende do caminho adotado por cada um para se chegar na simplificação final.